ݱ

NEWS

Home   >   NEWS   >   NEWS
DGIST EECS 설태령 학생, 제 24회 대한민국 반도체 설계 대전 국무총리 상 수상
김동욱 23-10-12 22:31 261회 0건

45e2c44b5a67d85bc858f10bb866178b_1697117 




DGIST EECS 설태령 학생(학·석·박 통합과정 6년차지도교수이정협)의 연구가 
2023년 9월 한국반도체산업협회에서 열리는 대한민국 반도체 설계 대전에서 
국무총리 상(금상)을 수상하였다.


본 발표 주제는, 
고 분해능의 Continuous Time-Delta Sigma Modulator(CT-DSM)에 보조 회로 Truncated-Noise-Shaped Baseline-Servo-Loop(TNS-BSL)을 탑재함으로써 
광범위한 생체 전류의 기록이 가능한 Current-to-Digital Converter(IDC)다.