DGIST EECS 설태령 학생(학·석·박 통합과정 6년차, 지도교수: 이정협)의 연구가
2023년 9월 한국반도체산업협회에서 열리는 대한민국 반도체 설계 대전에서
국무총리 상(금상)을 수상하였다.
본 발표 주제는,
고 분해능의 Continuous Time-Delta Sigma Modulator(CT-DSM)에 보조 회로 Truncated-Noise-Shaped Baseline-Servo-Loop(TNS-BSL)을 탑재함으로써
광범위한 생체 전류의 기록이 가능한 Current-to-Digital Converter(IDC)다.