DGIST EECS 설태령 학생(학·석·박 통합과정 5년차, 지도교수: 이정협)의 연구가
2023년 2월 미국 샌프란시스코에서 열리는 반도체 분야 세계 최고 권위의 학회인 International Solid-State Circuits Conference (ISSCC)에 채택되었다.
본 연구는
매우 넓은 입력 범위가 요구되는 생체 전류 신호 측정 시스템에서 넓은 주파수대역폭과 μW 단위의 전력 소모를 달성하기 위해 새로운 Truncated-Noise-Shaping Baseline-Servo-Loop (TNS BSL) 기술을 제안.
이를 바탕으로 다양한 전류 신호의 측정이 가능한 Current-to-Digital Converter를 개발하였다.
개발된 시스템은 기존 ISSCC에 발표된 시스템 대비 가장 낮은 공급전압 1V에서 260.4μW를 소모하며
136.6dB의 Dynamic Range를 달성하여, 이를 인정받아 ISSCC 논문으로 채택되었다.